Высокопроизводительная архитектура DSP для приемников WCDMA

В настоящее время к системам модемов беспроводной связи программируемость добавляется чаще, чем имеется объективная необходимость в поддержке большого количества стандартов или большей гибкости в изменении алгоритмов обработки в готовых кристаллах. Такая программируемость позволяет не только исправлять ошибки и корректировать пользовательские спецификации, но и вносить изменения в соответствии с состоянием коммуникационных каналов.

Компания Tensilica применила собственную технологию конфигурируемых и «эластично» программируемых ядер для создания линейки ядер цифровых сигнальных процессоров DSP (Digital Signal Processors) и программируемых ускорителей специально для систем модемов беспроводной связи. Рекомендуемые архитектуры, разработанные компанией Tensilica, дают точку отсчета разработчикам систем с использованием этих ядер. Поскольку Tensilica работала в тесном контакте с заказчиками и компаниями, разрабатывавшими программное обеспечение (ПО) физического уровня, детальное знакомство с алгоритмами беспроводной связи убеждает в их преимуществах.

Статья начинается с перечня алгоритмов для модемных систем широкополосного множественного доступа с кодовым разделением WCDMA (Wideband Code Division Multiple Access), за которым следует детальное описание того, как эти алгоритмы могут быть применены в системах WCDMA при использовании DSP-ядер и программируемых ускорителей компании Tensilica. В заключение дан пример превращения (путем легкой доработки) существующей модемной системы LTE/ LTE-Advanced в систему 3G/WCDMA с поддержкой многих стандартов.

ВВЕДЕНИЕ В WCDMA
Системы WCDMA используются во всем мире для сотовой радиосвязи третьего поколения (3G). Проект партнерства 3G — 3GPP (3G Partnership Project), — в котором принимал участие ряд представителей телекоммуникационной индустрии, завершился разработкой спецификации WCDMA в качестве международного стандарта. Этот стандарт в настоящее время включен в состав Универсальной системы мобильной связи UMTS (Universal Mobile Telecommunications System — общий термин для технологий радио 3G, разрабатываемых в рамках организации).

WCDMA основывается на методе модуляции в «размазанном» (spread) спектре и поддерживает оба режима дуплексной связи: частотного Frequency Division Duplex (FDD) и временного Time Division Duplex (TDD) разделения. При коммуникации в «размазанном» спектре передаваемый сигнал модулируется таким образом, что он «размазывается» по всей ширине полосы канала, которая во много раз шире необходимой для передачи данных в выделенной частотной полосе на максимальной скорости.

Специфицированные в WCDMA частотные полосы имеют ширину 5 МГц, а в исходной спецификации 3GPP 1999 г. были задействованы скорости передачи максимум 2 Мбит/с. Одно из главных преимуществ модуляции в «размазанном» спектре заключается в том, что при кодировании данных в более широкой полосе сигнал может быть принят при гораздо более высоком уровне шума.

При применении WCDMA канальную полосу можно разделить между многими одновременно работающими передатчиками и приемниками. Отдельные устройства пользовательского оборудования User Equipment (UE) выделяют только сигналы с уникальным назначенным кодом и игнорируют все прочие как шум. С применением «размазанного» спектра прямой последовательности (direct sequence spread spectrum) каждый бит данных умножается на уникальный пользовательский код для передачи на постоянной чиповой скорости (chip rate). Таким образом, получаемая чиповая скорость (3,84 Мчип/с в WCDMA) значительно больше битовой скорости, которая может варьироваться в зависимости от обеспечиваемого сервиса.

Отношение первой ко второй называется фактором «размазывания» SF (Spreading Factor). Следовательно, высокие скорости передачи имеют низкий SF, и наоборот. Одна из критических функций DSP у приемника WCDMA — выявление и применение той же самой «размазывающей» кодовой последовательности, которую использовал передатчик, чтобы точно восстановить переданную информацию.

Сигналы в WCDMA модулируются кодами двух различных типов. Ортогональный переменный фактор «размазывания» OVSF (Orthogonal Variable Spreading Factor) или коды разделения полосы на каналы (channelization codes) обеспечивают разделение каналов от одного передатчика. Длина OVSF равна фактору «размазывания». Свойство ортогональности необходимо для обеспечения связи со многими пользователями с минимальными помехами. Контроллеры радиосети координируют передачи от многих сот сотовой сети, распределяя ортогональные коды, используемые базовыми станциями и UE. После применения кодов OVSF передатчик умножает поток данных на псевдослучайное число PN (Pseudo-random Number) скремблирующего кода, которое уникальным образом спаривает отдельное UE с базовой станцией.

Высокопроизводительная архитектура DSP для приемников WCDMA

СТРУКТУРА ПЕРЕДАЧ ДАННЫХ В WCDMA
Передачи в WCDMA выполняются на трех уровнях (категориях, каналах): логическом, транспортном и физическом. Эти уровни обеспечивают доставку состояния системы и управляющих сообщений, а также собственно пользовательских данных. Логические уровни обозначают тип передаваемых данных: либо многоцелевые управляющие, либо пользовательские.

Транспортный уровень обеспечивает интерфейс между уровнями управления доступом к среде MAC (Medium Access Control) и физическим. Подробные характеристики передач данных и то, как они должны обрабатываться на физическом уровне, описываются транспортным уровнем. Транспортные каналы могут быть выделены конкретному пользователю для таких функций как мягкая передача обслуживания от одной базовой станции к другой (handover), или назначаются как общие каналы для любого пользователя.

В WCDMA данные передаются радиокадрами длительностью 10 мс, содержащими по 38 400 чипов. Каждый кадр, в свою очередь, делится на 15 слотов длительностью по 0,667 мс, несущих по 2 560 чипов каждый и предназначенных для пользовательских и управляющих данных. Пользовательские данные передаются в выделенном канале физических данных DPDCH (Dedicated Physical Data Channel) в обоих направлениях, от базовой станции «вниз» к пользователю DL (Down-Link) и от пользователя к базовой станции «вверх» UL (Up-Link). Имеется также выделенный канал физического управления DPCCH (Dedicated Physical Control Channel), связанный с обоими направлениями DPDCH, DL и UL.

При передаче «вверх» каналы DPDCH и DPCCH разделяются на два физических канала для каждого слота, которые мультиплексируются I Q кодом с использованием двуканальной квадратурной фазовой манипуляции QPSK (Quadrature Phase Shift Keying). Скорость передачи в канале DPDCH может варьироваться от кадра к кадру в диапазоне SF от 4 до 256. Канал DPCCH «вверх» имеет SF равный 256, он содержит пилотные биты для оценки канала и дополнительные поля: управление мощностью передачи TPC (Transmit Power Control), информацию обратной связи FBI (FeedBack Information) и индикатор комбинации транспортного формата TFCI (Transport Format Combination Indicator). Поле TFCI обеспечивает приемнику сведения о битовой скорости, канальном декодировании и параметрах интерливинга для каждого кадра DPDCH. На передаче «вниз» каналы DPDCH и DPCCH мультиплексируются во времени в каждом слоте на комбинированной ветви IQ в общем потоке, модулированном QPSK. Канал «вниз» DPCCH содержит пилотные биты, поля TPC и TFCI, но не включает поле FBI.

Базовая станция передает «вниз» системную и специфическую для соты информацию в широковещательном канале BCH (Broadcast Channel). Транспортный канал BCH связан с первичным физическим каналом общего управления Primary CCPCH (Common Control Physical Channel). BCH непрерывно вещает на всю соту всем пользователям на низкой фиксированной скорости. Приемники UE должны декодировать BCH, чтобы зарегистрировать связь с сотой.

Точная временная синхронизация между передатчиком и приемником необходима для корректного установления соединения UE с базовой станцией и правильной демодуляции потока данных в коммуникациях WCDMA. От каждой базовой станции передается «вниз» общий пилотный канал CPICH (Common Pilot Channel), который позволяет всем UE оценить временные соотношения для демодуляции сигнала и выбрать лучшую соту для установления с ней соединения. Спецификация 3GPP описывает два типа CPICH, первичный и вторичный, как физические каналы с фиксированной скоростью (30 килобит/с, SF = 256) и заранее известной последовательностью битов/символов. В каждой соте имеется один первичный канал P CPICH, который всегда использует один и тот же код разделения каналов. Спецификация WCDMA предоставляет возможность выбора одной из двух антенн на любом сотовом канале «вниз», при этом CPICH передается с обеих антенн с одними и теми же кодами разделения каналов и скрем-блирования, но с различными, заранее установленными, символьными последовательностями для каждой из антенн. Опционально в соте возможны один или несколько вторичных каналов S CPICH с SF, равным 256, и произвольными кодами разделения каналов.

Спецификация WCDMA предусматривает два отдельных канала для синхронизации потока данных: первичный (P-SCH) и вторичный (S-SCH) каналы синхронизации (Synchronization Channels). Эти каналы предоставляют возможность поиска соты, для чего имеют собственные коды «размазывания», отличные от кодов OVSF и PN. Канал P-SCH одинаков для всех сот, он передается в первых 256 чипах каждого временного слота и позволяет UE синхронизировать с базовой станцией начало и конец временных слотов.

Высокопроизводительная архитектура DSP для приемников WCDMA

Параллельно с P-SCH базовые станции также передают один из 16 кодов S-SCH в первых 256 чипах в начале каждого временного слота. UE устанавливает кадровую синхронизацию декоди- рованием 15 последовательных кодов синхронизации одной из 64 групп уникального кода скремблинга в канале S-SCH, включающих 8 кодов.

HSPA/HSPA+
После выхода в 1999 г. начальной версии спецификации WCDMA организация начала работу над следующей версией Release 4 (Rel 4) с целью выбора новых методов поддержания мгновенных высоких скоростей передачи данных «вниз». В 2002 г. в Rel 5 был введен высокоскоростной пакетный доступ «вниз» HSDPA (High Speed Downlink Packet Access), добавивший новый транспортный канал исключительно для данных — высокоскоростной разделенный канал «вниз» HS DSCH (High Speed Downlink Shared CHannel), — позволяющий передавать данные на скорости до 10 Мбит/с. HSDPA включил модуляцию 16QAM и добавил две новые технологии: адаптивные схемы модуляции и кодирования AMC (Adaptive Modulation and Coding) и запрос гибридной автоматической повторной передачи HARQ (Hybrid Automatic Retransmission Query).

HS-DSCH представляет собой канал с временным разделением, отображаемый в один или более физических каналов данных. Были определены новый физический канал данных «вниз» HS-PDSCH со связанным каналом управления «вниз» HS-SCCH и сигнальным каналом «вверх» HS-DPCCH, базирующемся на стандарте DPCCH. Фактор «размазывания» у HSPDSCH фиксирован и равен 16.

В 2004 г. версия 3GPP Rel 6 добавила высокоскоростной пакетный доступ «вверх» HSUPA (High Speed Uplink Packet Access). В 2007 г. Rel 7 начала вводить улучшения в HSPA, названные развитием HSPA (HSPA Evolution), для которого прижилась аббревиатура HSPA+. В Rel 8 появилась агрегация несущих частот как средство достижения лучшего использования ресурсов и спектральной эффективности путем совместного размещения ресурсов и балансировки загрузки между многими несущими частотами «вниз». В частности, агрегация несущих предоставляет возможность удвоения достижимой скорости передачи данных расширением вдвое полосы передачи до 10 МГц (т.е. 2?5 МГц) с двусотовым (Dual Cell) HSDPA (категория Cat 24).

В спецификации Rel 8 HSPA для антенны также была добавлена возможность множественных входов и выходов MIMO (Multiple Input / Multiple Output), а методы модуляции были улучшены до 16QAM «вверх» и 64QAM «вниз» (Cat 20). Версия Rel 8 HSPA+ была разработана с учетом возможности достижения скоростей в 11 Мбит/с «вверх» и 42 Мбит/с «вниз». Однако использование MIMO и 64QAM в совокупности с агрегацией несущих было введено только в Rel 9 стандарта (Cat 28).

БЛОЧНАЯ АРХИТЕКТУРА ВЫСОКОГО УРОВНЯ ПРИЕМНИКА UE В WCDMA
На рисунке представлена схема высокого уровня приемника UE в WCDMA. Аналого-цифровой преобразователь ADC (Analog to Digital Converter) в радиочастотном блоке приемника оцифровывает сигналы основной полосы (baseband) с антенны (или двух антенн) на частоте Nosf Fc, где Fc — чиповая скорость передачи, а Nosf — фактор передискретизации.

Хотя рисунок 1 представляет двухантенный приемник, использовать можно одну, две или большее число антенн. Отсчеты с ADC фильтруются и импульсно формируются фильтром SRRC (Square-Root Raised Cosine), который минимизирует межсимвольные помехи ISI (Inter-Symbol Interference). Демультиплексирующий блок на выходе фильтра SRRC (на рисунке не показан) генерирует потоки отсчетов Nosf с частотой чиповой скорости 3,84 МГц. После того как поток данных демультиплексирован и отфильтрован, блок компенсации частотного смещения FOC (Frequency Offset Compensation) возвращает принятому сигналу точные частоты основной полосы. Для удаления потенциальных нежелательных помех от других пользователей приемник вычитает оценки, выработанные в блоке подавления последовательных помех SIC (Successive Interference Cancellation), из частотно компенсированного сигнала перед передачей его блокам синхронизации (Synchronization) и обработки чипов (Chip Processing).

БЛОК СИНХРОНИЗАЦИИ
Выполняемые блоком синхронизации функции включают локализацию и идентификацию базовых станций, выявление первичного скремблиру-ющего кода для соты, декодирование BCH, установление кадровой и сло-товой синхронизации, управление переключением пользователя с одной базовой станции на другую (handover). Главные подсекции блока синхронизации — это поисковик соты (Cell Search), менеджер переключения станций (Handover Manager) и автомат состояний синхронизации. Поисковик соты функционирует непрерывно, пока работает UE. Менеджер переключений запускает в работу автомат состояния синхронизации после начального включения питания UE или когда возникает необходимость переключения на другую базовую станцию. Автомат состояний выполняет обработку сигнала, необходимую для установления кадровой и слотовой синхронизации и получения другой сотовой информации, после чего простаивает, ожидая следующего запуска менеджером переключений.

Высокопроизводительная архитектура DSP для приемников WCDMA

БЛОК ОБРАБОТКИ ЧИПОВ
Все радиоприемники восприимчивы к многопутевым искажениям, которые возникают, когда многие копии сигнала принимаются после путешествия по различным путям вследствие отражений, в результате чего сигналы по отношении друг к другу задерживаются и смещаются по фазе. Процесс «размазывания» в WCDMA использует кодовые последовательности со свойствами, которые помогают приемнику определять различие между сигналом и его эхом. Поисковик путей (Path Searcher) в блоке обработки чипов выявляет профиль временной задержки самого мощного из многопутевых сигналов с использованием функций «грабельного» (RAKE) приемника, параллельно обрабатывающего сигналы нескольких путей приложением к ним переменной задержки с последующей корреляцией со скремблирующим кодом. Каждый коррелятор, называемый «пальцем», представляет один из образов полученного сигнала.

В блоке обработки чипов выполняются также оценки смещения частоты и канала. Оценка и коррекция канала осуществляется отдельно для каждого из DPDCH, DPCCH и высокоскоростных разделенных каналов HS-SCH. Блок обработки чипов выдает оценки символов для каждого из трех каналов. Блок декодера DPCCH работает на основании управляющих данных DPCCH. Декодер символов, спаренный с блоком турбодекодера, обрабатывает символы данных DPDCH. Выход блока турбодекодера отсылается в блок SIC для генерации оценок во время помех, которые вычитаются из точного сигнала основной полосы на выходе блока FOC. Процесс обратной связи происходит посредством множества итераций.

РЕАЛИЗАЦИЯ С ПОМОЩЬЮ DSP-ЯДЕР TENSILICA
Реализация полностью соответствующего категории Cat24 приемника WCDMA UE, который обрабатывает две несущие с одним потоком данных, требует всего четырех DSP-ядер от Tensilica, работающих на тактовой частоте 350 МГц. Рисунок 2 демонстрирует блочную архитектуру приемника Cat24, основанную на двух кластерах: оконечный (front-end) кластер (А) с обработкой DPCCH и кластер (В) с синхронизацией, DPDCH и H-SCH.

В приемнике используются два ядра Tensilica ConnXBBE32 для основной полосы. ConnX BBE32 — это высокопроизводительное DSP-ядро со сверхмалым потреблением энергии, построенное вокруг векторного конвейера из 32 умножителей-накопителей MAC (Multiplier-Accumulator). Умножители 16?16 выполняют умножение со знаком и без знака, имеют связанные с ними сумматор и мультиплексирующие структуры, которые позволяют выполнять такие операции как матричные вычисления, параллельные комплексные множественные операции, а также реализовать структуры сигнальных фильтров.

Данные об использовании процессоров для реализации приемника Cat24 сведены в таблицу 2.

ОСНОВНЫЕ ЯДРА TENSILICA ДЛЯ БЕСПРОВОДНЫХ СИСТЕМ СВЯЗИ
CONNX BBE32
Это DSP-ядро — член семейства DSP-ядер Tensilica ConnX BBE, оптимизированных для мультиплексирования с ортогональным частотным разделением каналов OFDM (Orthogonal Frequency-Division Multiplexing). DSP-ядро BBE32 включает 32 MAC и имеет систему инструкций, направленную на ускорение выполнения программ фильтров DSP и алгоритмов OFDM.

CONNX SSP16
Ядро Tensilica ConnX SSP16 — ускоритель, специально оптимизированный для программной обработки битов. Архитектура и набор инструкций выбраны с целью достижения очень высокой производительности в алгоритмах беспроводной связи, таких как HARQ (Hybrid Automatic Repeat Request) и Soft Demapping.

CONNX BSP3
Ядро Tensilica ConnX SSP16 — тоже ускоритель, который оптимизирован для работы с битами в трактах кодирования. Архитектура и набор инструкций направлены на достижение очень высокой производительности в алгоритмах беспроводной связи, таких как битовый интерливинг и CRC.

ПРОГРАММИРУЕМЫЕ АКСЕЛЕРАТОРЫ ДЛЯ СПЕЦИФИЧЕСКИХ ВЫЧИСЛЕНИЙ CONNX DESPREAD256
Ядро ускорителя «смазывания» (despreading) Despread256 от Tensilica специально разработано для вычислений алгоритмов интенсивного «смазывания» в 3G, WCDMA. Рисунок 2 иллюстрирует пример применения ядер Tensilica совместно с аппаратными блоками для реализации WCDMA.

Кластеры (А) и (В), реализующие приемник WCDMA, используют одно и то же DSP-ядро ConnX BBE32. Блок DESP_acc — ядро-акселератор ConnX Despread256 от Tensilica. Блок FFT может быть реализован обычным аппаратным устройством для вычисления быстрого преобразования Фурье размерностью 2К, либо как заказное DPU от Tensilica.

Кластер (С) выполняет программное декодирование символов на приеме и обслуживает передачу. Блок турбодекодера (Turbo Decoder) может быть реализован аппаратно или использовать ядро ConnX Turbo16MS. Блоки цифровой радиочастоты (DigRF) и обнаружения несовпадений (Rate Dematcher) — чисто аппаратные блоки.

Высокопроизводительная архитектура DSP для приемников WCDMA

ЗАКЛЮЧЕНИЕ
В статье представлен обзор алгоритмов WCDMA и дана оценка их сложности. Даже этот краткий экскурс демонстрирует техническую компетентность компании Tensilica в алгоритмах 3G и WCDMA, ставшую результатом серьезной работы с заказчиками и партнерами по разработке ПО физического уровня. Детальное знание предмета позволяет Tensilica предагать не только реализацию программируемого модема с использованием ядер Tensilica, но также конкретные ядра, специально оптимизированные для алгоритмов 3G и WCDMA.

Изучив требования к вычислительным алгоритмам, специалисты компании Tensilica пришли к выводу, что алгоритмы беспроводной связи имеют конвейерную природу с обработкой в комплексной области и включают как программную, так и аппаратную обработку битов. В результате хорошо сбалансированная реализация использует для комплексных вычислений оптимизированное DSP-ядро из семейства ядер ConnX BBE. Такое ядро работает параллельно с ускорителем ConnX BSP3, который выполняет аппаратную обработку битов.

Это решение лучше соответствует конвейерным вычислениям в различных областях, обеспечивает большую производительность при более низких тактовых частотах и больший простор для совершенствования алгоритмов в будущем. С использованием оптимизированных ядер и более низких рабочих частот система становится компактнее, а потребляемая ею мощность снижается в сравнении с решениями, использующими DSP-ядро только одного типа. Следует также отметить, что ядро ConnX BSP3 исключает необходимость в отдельном специализированном системном контроллере, т.к. его архитектура предусматривает эффективную работу программ управления системой.

По результатам анализа алгоритмов 3G и WCDMA Tensilica определила, что большинство требований связано с алгоритмами «смазывания». Для упрощения реализации требующих сложных вычислений алгоритмов был создан оптимизированный программируемый ускоритель «смазывания» (Despread accelerator), что стало возможным благодаря технологии заказных настраиваемых ядер компании Tensilica. Это ядро позволит также упростить создание универсального беспроводного модема (3G и 4G) — достаточно лишь добавить прибор ConnX Despread256 в программируемую модемную систему.

Разработчики модемов WCDMA и универсальных модемов, поддерживающих множество стандартов, обращают внимание на ядра Tensilica, подчеркивая их преимущества по многим направлениям:

уверенность в работоспособности архитектуры. Профессиональные знания специалистов Tensilica в области модемов беспроводной связи 3G и WCDMA могут быть применены для усовершенствования имеющихся и разработки новых устройств. Как только специалисты Tensilica реализовали свои знания в рекомендуемых архитектурах (Reference Architectures), разработчики модемов получили большую уверенность в работоспособности конечных систем;
малые размеры, низкая потребляемая мощность. Хорошо сбалансированные в плане разделения аппаратных и программных решений и оптимизированные под конкретные алгоритмы ядра предполагают больше вычислений на каждый такт и меньшее необходимое число этих тактов вследствие низких рабочих частот.
большая свобода для разработчика. Следствием существенного выигрыша по производительности является немалый вычислительный резерв для реализации, по мере необходимости, новых алгоритмов.
простота разработки. Модульное разделение функциональных алгоритмов полностью поддержано библиотеками и компилятором с автовекторизацией (auto vectorization). Добавление поддержки WCDMA в существующую систему сводится к простому введению дополнительного программируемого ядра-акселератора «смазывания» (Despread accelerator core).

Понравилась статья? Поделиться с друзьями:
TRIAL NEWS